Halfgeleiderverpakkingen zijn geëvolueerd van traditionele 1D-printplaatontwerpen naar geavanceerde 3D-hybride bonding op waferniveau. Deze vooruitgang maakt interconnectieafstanden in het bereik van enkele micrometers mogelijk, met bandbreedtes tot 1000 GB/s, terwijl een hoge energie-efficiëntie behouden blijft. De kern van geavanceerde halfgeleiderverpakkingstechnologieën wordt gevormd door 2,5D-verpakkingen (waarbij componenten naast elkaar op een tussenlaag worden geplaatst) en 3D-verpakkingen (waarbij actieve chips verticaal worden gestapeld). Deze technologieën zijn cruciaal voor de toekomst van HPC-systemen.
2.5D-verpakkingstechnologie maakt gebruik van verschillende tussenlaagmaterialen, elk met hun eigen voor- en nadelen. Silicium (Si) tussenlagen, waaronder volledig passieve siliciumwafers en gelokaliseerde siliciumbruggen, staan bekend om hun uitstekende bedradingsmogelijkheden, waardoor ze ideaal zijn voor high-performance computing. Ze zijn echter kostbaar qua materiaal en productie en hebben beperkingen qua verpakkingsoppervlak. Om deze problemen te verhelpen, neemt het gebruik van gelokaliseerde siliciumbruggen toe. Hierbij wordt silicium strategisch ingezet waar fijne functionaliteit cruciaal is, terwijl tegelijkertijd rekening wordt gehouden met de beperkingen qua ruimte.
Organische tussenlagen, gemaakt van waaiervormig gegoten plastic, vormen een kosteneffectiever alternatief voor silicium. Ze hebben een lagere diëlektrische constante, wat de RC-vertraging in de behuizing vermindert. Ondanks deze voordelen slagen organische tussenlagen er niet in om dezelfde mate van reductie van interconnectiekenmerken te bereiken als siliciumgebaseerde behuizingen, waardoor hun toepassing in high-performance computing-toepassingen beperkt is.
Tussenlagen van glas hebben veel belangstelling gewekt, met name na de recente introductie door Intel van testverpakkingen op glasbasis. Glas biedt diverse voordelen, zoals een instelbare thermische uitzettingscoëfficiënt (CTE), hoge dimensionale stabiliteit, gladde en vlakke oppervlakken en de mogelijkheid om panelen te produceren. Dit maakt het een veelbelovende kandidaat voor tussenlagen met bedradingsmogelijkheden die vergelijkbaar zijn met die van silicium. Naast de technische uitdagingen is het grootste nadeel van tussenlagen van glas echter het nog onvolgroeide ecosysteem en het huidige gebrek aan grootschalige productiecapaciteit. Naarmate het ecosysteem volwassener wordt en de productiecapaciteit verbetert, kunnen glasgebaseerde technologieën in halfgeleiderverpakkingen verder groeien en worden toegepast.
Wat 3D-verpakkingstechnologie betreft, ontwikkelt Cu-Cu bump-less hybride bonding zich tot een toonaangevende innovatieve technologie. Deze geavanceerde techniek realiseert permanente interconnecties door diëlektrische materialen (zoals SiO2) te combineren met ingebedde metalen (Cu). Cu-Cu hybride bonding kan afstanden van minder dan 10 micron bereiken, doorgaans in het bereik van enkele microns, wat een aanzienlijke verbetering is ten opzichte van traditionele microbump-technologie, die bump-afstanden van ongeveer 40-50 micron heeft. De voordelen van hybride bonding zijn onder andere een groter aantal I/O-poorten, een verbeterde bandbreedte, betere 3D verticale stapeling, een hogere energie-efficiëntie en verminderde parasitaire effecten en thermische weerstand door het ontbreken van bodemvulling. Deze technologie is echter complex om te produceren en brengt hogere kosten met zich mee.
2.5D- en 3D-verpakkingstechnologieën omvatten diverse verpakkingstechnieken. Bij 2.5D-verpakkingen kan, afhankelijk van de keuze van de tussenlaagmaterialen, onderscheid worden gemaakt tussen tussenlagen op basis van silicium, organische materialen en glas, zoals weergegeven in de bovenstaande afbeelding. Bij 3D-verpakkingen is de ontwikkeling van microbump-technologie gericht op het verkleinen van de tussenruimtes, maar tegenwoordig kunnen met behulp van hybride bondingtechnologie (een directe Cu-Cu-verbindingsmethode) tussenruimtes van minder dan tien millimeter worden bereikt, wat een aanzienlijke vooruitgang in het vakgebied betekent.
**Belangrijke technologische trends om in de gaten te houden:**
1. **Grotere tussenlaaggebieden:** IDTechEx voorspelde eerder dat, vanwege de moeilijkheid om silicium tussenlagen te realiseren die een limiet van 3x de reticlegrootte overschrijden, 2,5D siliciumbrugoplossingen binnenkort silicium tussenlagen zouden vervangen als de primaire keuze voor het verpakken van HPC-chips. TSMC is een belangrijke leverancier van 2,5D silicium tussenlagen voor NVIDIA en andere toonaangevende HPC-ontwikkelaars zoals Google en Amazon, en het bedrijf kondigde onlangs de massaproductie aan van zijn eerste generatie CoWoS_L met een reticlegrootte van 3,5x. IDTechEx verwacht dat deze trend zich zal voortzetten, met verdere ontwikkelingen die worden besproken in het rapport over de belangrijkste spelers.
2. **Verpakking op paneelniveau:** Verpakking op paneelniveau is een belangrijk aandachtspunt geworden, zoals benadrukt werd op de Taiwan International Semiconductor Exhibition van 2024. Deze verpakkingsmethode maakt het gebruik van grotere tussenlagen mogelijk en helpt de kosten te verlagen door meer componenten tegelijk te produceren. Ondanks het potentieel moeten er nog steeds uitdagingen worden aangepakt, zoals het beheersen van kromtrekking. De toenemende populariteit weerspiegelt de groeiende vraag naar grotere, kosteneffectievere tussenlagen.
3. **Glazen tussenlagen:** Glas ontpopt zich als een veelbelovend materiaal voor het realiseren van fijne bedrading, vergelijkbaar met silicium, met bijkomende voordelen zoals een instelbare thermische uitzettingscoëfficiënt (CTE) en een hogere betrouwbaarheid. Glazen tussenlagen zijn ook compatibel met verpakking op paneelniveau, wat de mogelijkheid biedt voor bedrading met een hoge dichtheid tegen beheersbare kosten. Dit maakt het een veelbelovende oplossing voor toekomstige verpakkingstechnologieën.
4. **HBM Hybrid Bonding:** 3D koper-koper (Cu-Cu) hybride bonding is een sleuteltechnologie voor het realiseren van ultrafijne verticale interconnecties tussen chips. Deze technologie is gebruikt in diverse high-end serverproducten, waaronder AMD EPYC voor gestapelde SRAM en CPU's, en de MI300-serie voor het stapelen van CPU/GPU-blokken op I/O-dies. Naar verwachting zal hybride bonding een cruciale rol spelen in toekomstige HBM-ontwikkelingen, met name voor DRAM-stacks met meer dan 16 of 20 lagen.
5. **Co-packaged optical devices (CPO):** Door de groeiende vraag naar hogere datadoorvoer en energie-efficiëntie heeft optische interconnectietechnologie aanzienlijke aandacht gekregen. Co-packaged optical devices (CPO) worden een belangrijke oplossing voor het vergroten van de I/O-bandbreedte en het verminderen van het energieverbruik. In vergelijking met traditionele elektrische transmissie biedt optische communicatie verschillende voordelen, waaronder een lagere signaalverzwakking over lange afstanden, een lagere gevoeligheid voor overspraak en een aanzienlijk grotere bandbreedte. Deze voordelen maken CPO een ideale keuze voor data-intensieve, energiezuinige HPC-systemen.
**Belangrijke markten om in de gaten te houden:**
De belangrijkste markt die de ontwikkeling van 2,5D- en 3D-verpakkingstechnologieën stimuleert, is ongetwijfeld de high-performance computing (HPC)-sector. Deze geavanceerde verpakkingsmethoden zijn cruciaal om de beperkingen van de Wet van Moore te overwinnen, waardoor meer transistors, geheugen en interconnecties in één pakket mogelijk worden. De decompositie van chips maakt ook een optimale benutting van procesknooppunten tussen verschillende functionele blokken mogelijk, zoals het scheiden van I/O-blokken van verwerkingsblokken, wat de efficiëntie verder verhoogt.
Naast high-performance computing (HPC) zullen naar verwachting ook andere markten groeien door de toepassing van geavanceerde verpakkingstechnologieën. In de 5G- en 6G-sectoren zullen innovaties zoals antenneverpakkingen en geavanceerde chipoplossingen de toekomst van draadloze toegangsnetwerken (RAN) vormgeven. Ook autonome voertuigen zullen hiervan profiteren, aangezien deze technologieën de integratie van sensorsystemen en computereenheden ondersteunen om grote hoeveelheden data te verwerken, terwijl tegelijkertijd veiligheid, betrouwbaarheid, compactheid, energie- en thermisch beheer en kosteneffectiviteit worden gewaarborgd.
Consumentenelektronica (waaronder smartphones, smartwatches, AR/VR-apparaten, pc's en werkstations) is steeds meer gericht op het verwerken van meer data in kleinere ruimtes, ondanks een toenemende nadruk op kostenbesparing. Geavanceerde halfgeleiderverpakkingstechnologie zal een sleutelrol spelen in deze trend, hoewel de verpakkingsmethoden kunnen verschillen van die welke in HPC worden gebruikt.
Geplaatst op: 7 oktober 2024