Halfgeleiderbehuizingen hebben zich ontwikkeld van traditionele 1D PCB-ontwerpen naar geavanceerde 3D-hybride bonding op waferniveau. Deze ontwikkeling maakt interconnect-afstanden mogelijk van enkele micrometers, met bandbreedtes tot 1000 GB/s, met behoud van een hoge energie-efficiëntie. De kern van geavanceerde halfgeleiderbehuizingstechnologieën wordt gevormd door 2,5D-behuizingen (waarbij componenten naast elkaar op een tussenlaag worden geplaatst) en 3D-behuizingen (waarbij actieve chips verticaal worden gestapeld). Deze technologieën zijn cruciaal voor de toekomst van HPC-systemen.
2.5D-verpakkingstechnologie maakt gebruik van verschillende materialen voor tussenlagen, elk met zijn eigen voor- en nadelen. Tussenlagen van silicium (Si), waaronder volledig passieve siliciumwafers en gelokaliseerde siliciumbruggen, staan bekend om hun uitstekende bedradingsmogelijkheden, waardoor ze ideaal zijn voor high-performance computing. Ze zijn echter kostbaar qua materiaal en productie en kennen beperkingen op het gebied van verpakking. Om deze problemen te ondervangen, neemt het gebruik van gelokaliseerde siliciumbruggen toe, waarbij silicium strategisch wordt ingezet waar een hoge mate van functionaliteit cruciaal is, terwijl tegelijkertijd rekening wordt gehouden met ruimtebeperkingen.
Organische tussenlagen, gemaakt van fan-out gegoten kunststoffen, zijn een kosteneffectiever alternatief voor silicium. Ze hebben een lagere diëlektrische constante, wat de RC-vertraging in de behuizing vermindert. Ondanks deze voordelen hebben organische tussenlagen moeite om dezelfde mate van reductie van interconnectie-eigenschappen te bereiken als behuizingen op basis van silicium, wat hun toepassing in high-performance computing-toepassingen beperkt.
Tussenliggende glazen lagen hebben aanzienlijke belangstelling gewekt, vooral na Intels recente lancering van op glas gebaseerde testvoertuigverpakkingen. Glas biedt verschillende voordelen, zoals een instelbare thermische uitzettingscoëfficiënt (CTE), hoge maatvastheid, gladde en vlakke oppervlakken en de mogelijkheid om paneelproductie te ondersteunen. Dit maakt het een veelbelovende kandidaat voor tussenliggende lagen met bedradingsmogelijkheden die vergelijkbaar zijn met die van silicium. Naast de technische uitdagingen is het belangrijkste nadeel van tussenliggende glazen lagen echter het onvolwassen ecosysteem en het huidige gebrek aan grootschalige productiecapaciteit. Naarmate het ecosysteem zich ontwikkelt en de productiecapaciteit verbetert, kunnen glasgebaseerde technologieën in halfgeleiderverpakkingen verder groeien en worden toegepast.
Op het gebied van 3D-verpakkingstechnologie ontwikkelt Cu-Cu bump-less hybride bonding zich tot een toonaangevende innovatieve technologie. Deze geavanceerde techniek creëert permanente verbindingen door diëlektrische materialen (zoals SiO2) te combineren met ingebedde metalen (Cu). Cu-Cu hybride bonding kan afstanden van minder dan 10 micron bereiken, doorgaans in het bereik van enkele micron, wat een aanzienlijke verbetering is ten opzichte van traditionele micro-bumptechnologie, met bump-afstanden van ongeveer 40-50 micron. De voordelen van hybride bonding zijn onder andere een hogere I/O, een verbeterde bandbreedte, verbeterde verticale 3D-stapeling, een betere energie-efficiëntie en minder parasitaire effecten en thermische weerstand door de afwezigheid van bodemvulling. Deze technologie is echter complex in productie en heeft hogere kosten.
2.5D- en 3D-verpakkingstechnologieën omvatten diverse verpakkingstechnieken. Afhankelijk van de materiaalkeuze voor de tussenlaag kan 2.5D-verpakking worden onderverdeeld in silicium-, organisch- en glasgebaseerde tussenlagen, zoals weergegeven in de bovenstaande afbeelding. Bij 3D-verpakkingen is de ontwikkeling van micro-bumptechnologie gericht op het verkleinen van de afstanden. Door gebruik te maken van hybride bondingtechnologie (een directe Cu-Cu-verbindingsmethode) kunnen tegenwoordig afstanden van minder dan 10% worden bereikt, wat een aanzienlijke vooruitgang in de branche betekent.
**Belangrijke technologische trends om in de gaten te houden:**
1. **Grotere tussenliggende lagen:** IDTechEx voorspelde eerder dat, vanwege de moeilijkheid voor silicium tussenliggende lagen om een 3x reticle-groottelimiet te overschrijden, 2,5D silicium brugoplossingen binnenkort silicium tussenliggende lagen zouden vervangen als primaire keuze voor het verpakken van HPC-chips. TSMC is een belangrijke leverancier van 2,5D silicium tussenliggende lagen voor NVIDIA en andere toonaangevende HPC-ontwikkelaars zoals Google en Amazon. Het bedrijf kondigde onlangs de massaproductie aan van zijn eerste generatie CoWoS_L met een 3,5x reticle-grootte. IDTechEx verwacht dat deze trend zich zal voortzetten, met verdere ontwikkelingen die worden besproken in het rapport over de belangrijkste spelers.
2. **Verpakking op paneelniveau:** Verpakking op paneelniveau is een belangrijk aandachtspunt geworden, zoals benadrukt werd op de Taiwan International Semiconductor Exhibition van 2024. Deze verpakkingsmethode maakt het gebruik van grotere tussenlagen mogelijk en helpt kosten te verlagen door meer verpakkingen tegelijkertijd te produceren. Ondanks de potentie moeten uitdagingen zoals kromtrekken nog worden aangepakt. De toenemende populariteit weerspiegelt de groeiende vraag naar grotere, kosteneffectievere tussenlagen.
3. **Glazen tussenlagen:** Glas is een veelbelovend materiaal voor het realiseren van fijne bedrading, vergelijkbaar met silicium, met extra voordelen zoals een instelbare CTE en een hogere betrouwbaarheid. Glazen tussenlagen zijn ook compatibel met behuizingen op paneelniveau, wat de mogelijkheid biedt voor bedrading met hoge dichtheid tegen beheersbare kosten, wat het een veelbelovende oplossing maakt voor toekomstige behuizingstechnologieën.
4. **HBM Hybrid Bonding:** 3D koper-koper (Cu-Cu) hybride bonding is een belangrijke technologie voor het realiseren van verticale verbindingen met ultrafijne pitch tussen chips. Deze technologie is gebruikt in diverse high-end serverproducten, waaronder AMD EPYC voor gestapelde SRAM en CPU's, en de MI300-serie voor het stapelen van CPU/GPU-blokken op I/O-chips. Hybrid bonding zal naar verwachting een cruciale rol spelen in toekomstige HBM-ontwikkelingen, met name voor DRAM-stacks met meer dan 16-Hi of 20-Hi lagen.
5. **Co-Packaged Optical Devices (CPO):** Met de groeiende vraag naar hogere datadoorvoer en energie-efficiëntie heeft optische interconnecttechnologie veel aandacht gekregen. Co-Packaged Optical Devices (CPO) worden een belangrijke oplossing voor het verbeteren van de I/O-bandbreedte en het verlagen van het energieverbruik. Vergeleken met traditionele elektrische transmissie biedt optische communicatie verschillende voordelen, waaronder lagere signaalverzwakking over lange afstanden, verminderde overspraakgevoeligheid en een aanzienlijk hogere bandbreedte. Deze voordelen maken CPO een ideale keuze voor data-intensieve, energiezuinige HPC-systemen.
**Belangrijke markten om in de gaten te houden:**
De belangrijkste markt die de ontwikkeling van 2.5D- en 3D-verpakkingstechnologieën stimuleert, is ongetwijfeld de high-performance computing (HPC)-sector. Deze geavanceerde verpakkingsmethoden zijn cruciaal om de beperkingen van de Wet van Moore te overwinnen en meer transistors, geheugen en interconnecties in één behuizing mogelijk te maken. De decompositie van chips maakt ook een optimale benutting van procesknooppunten tussen verschillende functionele blokken mogelijk, zoals het scheiden van I/O-blokken van verwerkingsblokken, wat de efficiëntie verder verhoogt.
Naast high-performance computing (HPC) wordt verwacht dat ook andere markten groei zullen realiseren door de implementatie van geavanceerde packagingtechnologieën. In de 5G- en 6G-sector zullen innovaties zoals packaging van antennes en geavanceerde chipoplossingen de toekomst van RAN-architecturen (Wireless Access Network) vormgeven. Ook autonome voertuigen zullen hiervan profiteren, omdat deze technologieën de integratie van sensorsuites en computerunits ondersteunen om grote hoeveelheden data te verwerken en tegelijkertijd veiligheid, betrouwbaarheid, compactheid, energie- en thermisch beheer en kosteneffectiviteit garanderen.
Consumentenelektronica (waaronder smartphones, smartwatches, AR/VR-apparaten, pc's en werkstations) richten zich steeds meer op het verwerken van meer data in kleinere ruimtes, ondanks een grotere nadruk op kosten. Geavanceerde halfgeleiderverpakkingen zullen een belangrijke rol spelen in deze trend, hoewel de verpakkingsmethoden kunnen verschillen van die gebruikt in HPC.
Plaatsingstijd: 07-10-2024