Halfgeleiderverpakkingen zijn geëvolueerd van traditionele 1D PCB-ontwerpen naar geavanceerde 3D-hybride bonding op waferniveau. Deze vooruitgang maakt onderlinge afstanden in het micronbereik van één cijfer mogelijk, met bandbreedtes tot 1000 GB/s, terwijl de hoge energie-efficiëntie behouden blijft. De kern van geavanceerde halfgeleiderverpakkingstechnologieën wordt gevormd door 2,5D-verpakkingen (waarbij componenten naast elkaar op een tussenlaag worden geplaatst) en 3D-verpakkingen (waarbij actieve chips verticaal worden gestapeld). Deze technologieën zijn cruciaal voor de toekomst van HPC-systemen.
Bij de 2.5D-verpakkingstechnologie zijn verschillende tussenlaagmaterialen betrokken, elk met zijn eigen voor- en nadelen. Tussenlagen van silicium (Si), waaronder volledig passieve siliciumwafels en gelokaliseerde siliciumbruggen, staan erom bekend dat ze de beste bedradingsmogelijkheden bieden, waardoor ze ideaal zijn voor high-performance computing. Ze zijn echter duur in termen van materialen en productie en hebben te maken met beperkingen op het gebied van verpakking. Om deze problemen te verzachten, neemt het gebruik van gelokaliseerde siliciumbruggen toe, waarbij strategisch silicium wordt ingezet waar fijne functionaliteit van cruciaal belang is, terwijl oppervlaktebeperkingen worden aangepakt.
Organische tussenlagen, waarbij gebruik wordt gemaakt van uitwaaierende kunststoffen, zijn een kosteneffectiever alternatief voor silicium. Ze hebben een lagere diëlektrische constante, waardoor de RC-vertraging in het pakket wordt verminderd. Ondanks deze voordelen hebben organische tussenlagen moeite om hetzelfde niveau van reductie van interconnectiekenmerken te bereiken als op silicium gebaseerde verpakkingen, waardoor de acceptatie ervan in krachtige computertoepassingen wordt beperkt.
Tussenlagen van glas hebben aanzienlijke belangstelling gekregen, vooral na Intel's recente lancering van op glas gebaseerde testvoertuigverpakkingen. Glas biedt verschillende voordelen, zoals een instelbare thermische uitzettingscoëfficiënt (CTE), hoge maatvastheid, gladde en vlakke oppervlakken en de mogelijkheid om de productie van panelen te ondersteunen, waardoor het een veelbelovende kandidaat is voor tussenlagen met bedradingsmogelijkheden die vergelijkbaar zijn met die van silicium. Afgezien van de technische uitdagingen is het belangrijkste nadeel van tussenlagen van glas echter het onvolwassen ecosysteem en het huidige gebrek aan grootschalige productiecapaciteit. Naarmate het ecosysteem volwassener wordt en de productiemogelijkheden verbeteren, kunnen op glas gebaseerde technologieën in halfgeleiderverpakkingen een verdere groei en adoptie zien.
Op het gebied van 3D-verpakkingstechnologie wordt Cu-Cu-bumploze hybride bonding een toonaangevende innovatieve technologie. Deze geavanceerde techniek realiseert permanente verbindingen door diëlektrische materialen (zoals SiO2) te combineren met ingebedde metalen (Cu). Met Cu-Cu-hybride verbindingen kunnen afstanden van minder dan 10 micron worden bereikt, doorgaans in het micronbereik van één cijfer, wat een aanzienlijke verbetering betekent ten opzichte van de traditionele micro-bump-technologie, die bultafstanden van ongeveer 40-50 micron heeft. De voordelen van hybride bonding zijn onder meer verhoogde I/O, verbeterde bandbreedte, verbeterde verticale 3D-stapeling, betere energie-efficiëntie en verminderde parasitaire effecten en thermische weerstand vanwege de afwezigheid van bodemvulling. Deze technologie is echter complex om te vervaardigen en brengt hogere kosten met zich mee.
2.5D- en 3D-verpakkingstechnologieën omvatten verschillende verpakkingstechnieken. In 2.5D-verpakkingen kan deze, afhankelijk van de keuze van de tussenlaagmaterialen, worden onderverdeeld in tussenlagen op siliciumbasis, op organische basis en op glas gebaseerde tussenlagen, zoals weergegeven in de bovenstaande afbeelding. Bij 3D-verpakkingen heeft de ontwikkeling van micro-bump-technologie tot doel de afstandsafmetingen te verkleinen, maar tegenwoordig kunnen door toepassing van hybride bondingtechnologie (een directe Cu-Cu-verbindingsmethode) afstandsafmetingen van één cijfer worden bereikt, wat een aanzienlijke vooruitgang op dit gebied betekent. .
**Belangrijkste technologische trends om in de gaten te houden:**
1. **Grotere tussenlaaggebieden:** IDTechEx voorspelde eerder dat vanwege de moeilijkheid van silicium tussenlagen die de limiet van 3x de reticulegrootte overschrijden, 2,5D siliciumbrugoplossingen binnenkort de silicium tussenlagen zouden vervangen als de primaire keuze voor het verpakken van HPC-chips. TSMC is een belangrijke leverancier van 2,5D-silicium-tussenlagen voor NVIDIA en andere toonaangevende HPC-ontwikkelaars zoals Google en Amazon, en het bedrijf heeft onlangs de massaproductie aangekondigd van zijn eerste generatie CoWoS_L met een dradenkruisgrootte van 3,5x. IDTechEx verwacht dat deze trend zich zal voortzetten, waarbij verdere ontwikkelingen worden besproken in haar rapport over grote spelers.
2. **Verpakking op paneelniveau:** Verpakking op paneelniveau is een belangrijk aandachtspunt geworden, zoals benadrukt op de Taiwan International Semiconductor Exhibition van 2024. Deze verpakkingsmethode maakt het gebruik van grotere tussenlagen mogelijk en helpt de kosten te verlagen door meer verpakkingen tegelijkertijd te produceren. Ondanks het potentieel ervan moeten uitdagingen zoals het beheer van warpages nog steeds worden aangepakt. De toenemende bekendheid ervan weerspiegelt de groeiende vraag naar grotere, kosteneffectievere tussenlagen.
3. **Glazen tussenlagen:** Glas komt naar voren als een sterk kandidaatmateriaal voor het realiseren van fijne bedrading, vergelijkbaar met silicium, met extra voordelen zoals instelbare CTE en hogere betrouwbaarheid. Glazen tussenlagen zijn ook compatibel met verpakking op paneelniveau, wat de mogelijkheid biedt voor bedrading met hoge dichtheid tegen beter beheersbare kosten, waardoor het een veelbelovende oplossing is voor toekomstige verpakkingstechnologieën.
4. **HBM Hybrid Bonding:** 3D-koper-koper (Cu-Cu) hybride bonding is een sleuteltechnologie voor het realiseren van verticale verbindingen tussen chips met ultrafijne steek. Deze technologie is gebruikt in verschillende geavanceerde serverproducten, waaronder AMD EPYC voor gestapelde SRAM en CPU's, evenals de MI300-serie voor het stapelen van CPU/GPU-blokken op I/O-chips. Er wordt verwacht dat hybride bonding een cruciale rol zal spelen in toekomstige HBM-ontwikkelingen, vooral voor DRAM-stacks die groter zijn dan 16-Hi- of 20-Hi-lagen.
5. **Co-Packaged Optical Devices (CPO):** Met de groeiende vraag naar hogere datadoorvoer en energie-efficiëntie heeft optische interconnect-technologie aanzienlijke aandacht gekregen. Co-packagede optische apparaten (CPO) worden een belangrijke oplossing voor het vergroten van de I/O-bandbreedte en het verminderen van het energieverbruik. Vergeleken met traditionele elektrische transmissie biedt optische communicatie verschillende voordelen, waaronder een lagere signaalverzwakking over lange afstanden, verminderde overspraakgevoeligheid en een aanzienlijk grotere bandbreedte. Deze voordelen maken CPO een ideale keuze voor data-intensieve, energiezuinige HPC-systemen.
**Belangrijkste markten om in de gaten te houden:**
De primaire markt die de ontwikkeling van 2,5D- en 3D-verpakkingstechnologieën aanstuurt, is ongetwijfeld de high-performance computing (HPC)-sector. Deze geavanceerde verpakkingsmethoden zijn cruciaal om de beperkingen van de wet van Moore te overwinnen, waardoor meer transistors, geheugen en onderlinge verbindingen binnen één pakket mogelijk worden. De decompositie van chips maakt ook een optimaal gebruik van procesknooppunten tussen verschillende functionele blokken mogelijk, zoals het scheiden van I/O-blokken van verwerkingsblokken, waardoor de efficiëntie verder wordt verbeterd.
Naast high-performance computing (HPC) wordt verwacht dat ook andere markten groei zullen realiseren door de adoptie van geavanceerde verpakkingstechnologieën. In de 5G- en 6G-sectoren zullen innovaties zoals verpakkingsantennes en geavanceerde chipoplossingen de toekomst van draadloze toegangsnetwerkarchitecturen (RAN) vormgeven. Zelfrijdende voertuigen zullen er ook van profiteren, omdat deze technologieën de integratie van sensorsuites en computereenheden ondersteunen om grote hoeveelheden gegevens te verwerken en tegelijkertijd de veiligheid, betrouwbaarheid, compactheid, energie- en temperatuurbeheer en kosteneffectiviteit garanderen.
Consumentenelektronica (waaronder smartphones, smartwatches, AR/VR-apparaten, pc's en werkstations) is steeds meer gericht op het verwerken van meer gegevens in kleinere ruimtes, ondanks een grotere nadruk op de kosten. Geavanceerde halfgeleiderverpakkingen zullen een sleutelrol spelen in deze trend, hoewel de verpakkingsmethoden kunnen verschillen van die welke bij HPC worden gebruikt.
Posttijd: 25 oktober 2024